WACV2025

2025年2月27-3月4日に米国アリゾナ州ツーソンで開催された IEEE/CVF Winter Conference on Applications of Computer Vision (WACV) にて、D2の 張 少雄くんが研究成果の発表を行いました (発表日は3月1日)。

  • Shaoxiong Zhang, Hiromitsu Awano, and Takashi Sato, “GaitCloud: Leveraging spatial-temporal information for LiDAR-base gait recognition with a true-3D gait representation,” in Proc. IEEE/CVF Winter Conference on Applications of Computer Vision (WACV), pp.2849-2858, February 2025.

DAC2025採録決定

以下の論文が、2025年6月に米国カリフォルニア州San Franciscoで開催予定のDesign Automation Conference (DAC) に採択されました。

  • Hiroto Tagata, Takashi Sato and Hiromitsu Awano, “Lookup Table-based Multiplication-free All-digital DNN Accelerator Featuring Self-Synchronous Pipeline Accumulation,” Design Automation Conference (DAC), Jun 2025, to appear. (regular paper acceptance ratio: 420/1862=22.5%)
  • Xinyi Guo, Hiromitsu Awano and Takashi Sato, “Weighted Range-Constrained Ising-Model Decoder for Quantum Error Correction,” Design Automation Conference (DAC),Jun 2025, to appear. (regular paper acceptance ratio: 420/1862=22.5%)

SCIS2025

2025年1月28日から1月31日にリーガロイヤルホテル小倉で開催された暗号と情報セキュリティシンポジウム(SCIS2025)にて、松岡と永井が研究発表を行いました。

  • 松岡 航太郎, 辺 松, 佐藤 高史, “GGPinReal: LWEを用いたGarbled CircuitとTFHEによる検証可能論理回路秘匿演算基盤,” 暗号とセキュリティシンポジウム, pp.1-8, January 2025.
  • 永井 寿弥, 松岡 航太郎, 佐藤 高史, “TFHEとB/FV-big-numberを用いた秘匿計算に向けた暗号方式間相互変換手続きの提案,” 暗号とセキュリティシンポジウム, pp.1-8, January 2025.

SCAIS 2025 招待講演

上野が小倉で開催されたSmall-workshop on Communications between Academia and Industry for Security (SCAIS) で招待講演を行いました.

上野嶺,”サイドチャネル攻撃の定量的評価と対策技術,” Small-workshop on Communications between Academia and Industry for Security (SCAIS),2025年1月27日.

ASP-DAC2025

2025年1月20日から1月23日に日本科学未来館で開催されたAsia and South Pacific Design Automation Conference (ASP-DAC 2025)において、以下のメンバーが研究成果の発表を行いました。

  • Masanori Hashimoto, Ryuichi Yasuda, Kazusa Takami, Yuibi Gomi, Kozo Takeuchi, “ML-assisted SRAM Soft Error Rate Characterization: Opportunities and Challenges,” in Proc. ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), pp.379-384, January 2025.
  • Tomonari Tanaka, Takumi Uezono, Kohei Suenaga, Masanori Hashimoto, “Hardware Error Detection with In-Situ Monitoring of Control Flow-Related Specifications,” in Proc. ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), pp.966-973, January 2025.
  • Takuma Kawakami, Takashi Sato, Hiromitsu Awano, “Random Telegraph Noise Observed on 65-nm Bulk pMOS Transistors at 3.8K,” in Proc. ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), pp.1438-1443, January 2025.

付随して開催されたWork-in-Progressセッションにおいて以下のポスター発表を行いました。

  • Masami Utsunomiya, Hiroya Murata, Hiromitsu Awano, Takashi Sato, “Hardware Reservoir Using Transistor Variation Based on a 180nm Node Prototype Chip.”
  • Wakahiro Oh, Takashi Sato, Hiromitsu Awano, “Cryo-CMOS Surface Code Decoder for Fault-Tolerant Quantum Computers.”
  • Ryuichi Yasuda, Kazusa Takami, Yuibi Gomi, Kozo Takeuchi, Masanori Hashimoto, “Event-Wise Accurate Single-Event Upset Discrimination with Active Learning and Adaptive Hyperparameter Tuning.”

1件目の発表がPoster Awardを、2件目の発表がBest Poster Awardを受賞しました。

CICC 2025 論文採択

以下の論文が IEEE Custom Integrated Circuits Conference (CICC) 2025 に採択されました。4月にボストンで成果を発表します。

Q. Cheng, Q. Li, W. Dong, M. Zhang, R. Zhang, M. Huang, H. Yu, Y. Shi, H. Awano, T. Sato, L. Lin, and M. Hashimoto, “A 22nm Resource-Frugal Hyper-Heterogeneous Multi-Modal System-On-Chip Towards In-Orbit Computing,” Proceedings of IEEE Custom Integrated Circuits Conference (CICC), to appear.

IDW2024

2024年12月4日~12月6日に札幌国際会議場で開催されたInternational Display Workshops (IDW) 2024において、佐藤が招待講演を行いました。(講演日は12月5日)。

  • T. Sato, K. Oshima, and Z. Qin, “Low voltage DNTT-based organic TFTs: layout structure, device characteristics, and its application to circuit design (invited),” in Proc. International Display Workshops (IDW), pp.172-175, Dec. 2024.

A-SSCC2024

2024年11月18日~11月21日に広島国際会議場で開催されたA-SSCC 2024において、佐藤がパネルディスカッション「AI-Driven IC Design: Opportunities and Challenges」にてパネリストの一人として参加しました。(パネルディスカッションは11月20日)。

博士課程を2024年9月に修了した Quan Cheng が以下の論文を発表しました(発表日は11月20日)。
Q. Cheng, L. Lin, M. Huang, Q. Li, Z. Yang, L. Dai, H. Yu, Y. Chen, Y. Shi, and M. Hashimoto, “A 13-34 TOPS/W Edge-AI Processor Featuring Booth-Value-Confined Accelerator, Near-Memory Computing, and Contiguity-Aware Mapping,” Technical Digest of Asian Solid-State Circuits Conference (A-SSCC), 2024.

ICCD 2024

2024年11月18-20日にイタリアのミラノで開催された International Conference on Computer Design (ICCD) にて、D2のZhangくんが研究成果の発表を行いました (発表日は18日)。

M. Zhang, Q. Cheng, H. Awano, L. Lin, and M. Hashimoto, “S3M: Static Semi-Segmented Multipliers for Energy-Efficient DNN Inference Accelerators,” Proceedings of IEEE International Conference on Computer Design (ICCD), 2024.