D2 Xu(徐)さんの国際会議論文がIEEE国際A-SSCC (Asian Solid-State Circuits Conference) 会議に採択されました。
11月に大田広域市で成果を発表します。
“A Less than 6.5E−8 BER 36-Way Reconfigurable PUF with 4-bit Stable Responses per Cell Featuring Machine Learning-Based Best-Configuration Selection”
Authors: Shufan Xu*, Kunyang Liu*, Nan Wang, Hirofumi Shinohara and Kiichi Niitsu (*Equally Credited Authors)
M1 岡村君の国際会議論文がIEEE国際ICECS (International Conference on Electronics Circuits and Systems) 会議に採択されました。
11月にマラケシュで成果を発表します。
“A 22nm CMOS 0.26nW-Standby-Power 37GHz Ingestible OOK Transmitter for Digital Pills”
Authors: Kento Okamura, Takeshi Fujiyabu, Hisataka Maruyama, Kei Awano, You Wu, Hiroaki Kitaike, Jin Nakamura, Masaya Kaneko, Yuta Kimura, Hiroaki Nakamura, Shufan Xu, Ruilin Zhang, Kunyang Liu, Hirofumi Shinohara, Daisuke Anzai, Natsuko Inagaki, Taichi Ito and Kiichi Niitsu
M１ 粟野君の国際会議論文がIEEE国際APCCAS (Asia Pacific Conference on Circuits and Systems) 会議に採択されました。
10月に釜山広域市で成果を発表します。
“65nm 0.0736mm2/Pixel Simultaneous Energy-Harvesting-and-Sensing 2-by-2 Self-Powered CMOS Image Sensor Pixel Array Using Self-Oscillating Voltage Doubler for Thermal-Aware Zero-Stand-by-Power Imaging”
Authors: Kei Awano, Yoshitsune Sugimura, Yuma Ota, You Wu, Keishi Ogura, Hiroaki Kitaike, Kento Okamura, Shufan Xu, Jin Nakamura, Masaya Kaneko, Yuta Kimura, Hiroaki Nakamura, Ruilin Zhang, Hirofumi Shinohara, Kunyang Liu and Kiichi Niitsu
ISLPED 2025 デザインコンテストにおいて研究生・WU君の論文が最優秀デザイン賞を受賞しました。
“A Sub-10Hz Sub-nW 65nm CMOS Timer with Voltage-Stacking of an Oscillator and Frequency Dividers for Small-Formfactor Scaling-Friendly IoTs”
Authors：You Wu, Hiroaki Kitaike, and Kiichi Niitsu
2025年8月16日と17日にアメリカ，カリフォルニア大学サンタバーバラ校 (UCSB) で開催された Information-Theoretic Cryptography Conference (ITC) 2025 （CRYPTO 2025の併設イベント）で，上野が暗号実装へのサイドチャネル攻撃の情報理論的解析について招待講演を行いました．
Akira Ito, Rei Ueno, and Naofumi Homma, “Information-Theoretical Analysis of Side-Channel Attack and Its Countermeasure,” Information-Theoretic Cryptography Conference (ITC), 2025.
2025年8月6-8日にアイスランド大学で開催されたIEEE/ACM International Symposium on Low Power Electronics and Design (ISLPED 2025)で以下の論文をD2のZhangくんが発表しました(発表日は8/7)。
Q. Cheng, H. Zhang, Q. Li, Y. Liang, M. Zhang, Z. Chen, R. Zhang, J. Xiong, M. Huang, L. Lin, and M. Hashimoto, “A Scalable External Memory Access and On-Chip Storage Architecture for Edge-AI Accelerators — Multi-Path Rolling Data Refresh and Layer-Wise Bank Allocation –,” Proceedings of IEEE/ACM International Symposium on Low Power Electronics and Design (ISLPED), August 2025.
