ASP-DAC2025

2025年1月20日から1月23日に日本科学未来館で開催されたAsia and South Pacific Design Automation Conference (ASP-DAC 2025)において、以下のメンバーが研究成果の発表を行いました。

  • Masanori Hashimoto, Ryuichi Yasuda, Kazusa Takami, Yuibi Gomi, Kozo Takeuchi, “ML-assisted SRAM Soft Error Rate Characterization: Opportunities and Challenges,” in Proc. ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), pp.379-384, January 2025.
  • Tomonari Tanaka, Takumi Uezono, Kohei Suenaga, Masanori Hashimoto, “Hardware Error Detection with In-Situ Monitoring of Control Flow-Related Specifications,” in Proc. ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), pp.966-973, January 2025.
  • Takuma Kawakami, Takashi Sato, Hiromitsu Awano, “Random Telegraph Noise Observed on 65-nm Bulk pMOS Transistors at 3.8K,” in Proc. ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), pp.1438-1443, January 2025.

付随して開催されたWork-in-Progressセッションにおいて以下のポスター発表を行いました。

  • Masami Utsunomiya, Hiroya Murata, Hiromitsu Awano, Takashi Sato, “Hardware Reservoir Using Transistor Variation Based on a 180nm Node Prototype Chip.”
  • Wakahiro Oh, Takashi Sato, Hiromitsu Awano, “Cryo-CMOS Surface Code Decoder for Fault-Tolerant Quantum Computers.”
  • Ryuichi Yasuda, Kazusa Takami, Yuibi Gomi, Kozo Takeuchi, Masanori Hashimoto, “Event-Wise Accurate Single-Event Upset Discrimination with Active Learning and Adaptive Hyperparameter Tuning.”

1件目の発表がPoster Awardを、2件目の発表がBest Poster Awardを受賞しました。

VLD研究会

2025年1月16日~1月17日にキオクシア株式会社 横浜テクノロジーキャンパスで開催された電子情報通信学会VLD研究会にて、M1の安田くんが以下の発表を行いました(発表日は16日)。

安田隆一, 高見一総, 五味唯美, 竹内浩造, 橋本昌宜, “能動学習とハイパーパラメータの適応的更新を用いたイベント単位で正確なビット反転識別手法,” 電子情報通信学会VLSI設計技術研究会, 2025年1月.

CICC 2025 論文採択

以下の論文が IEEE Custom Integrated Circuits Conference (CICC) 2025 に採択されました。4月にボストンで成果を発表します。

Q. Cheng, Q. Li, W. Dong, M. Zhang, R. Zhang, M. Huang, H. Yu, Y. Shi, H. Awano, T. Sato, L. Lin, and M. Hashimoto, “A 22nm Resource-Frugal Hyper-Heterogeneous Multi-Modal System-On-Chip Towards In-Orbit Computing,” Proceedings of IEEE Custom Integrated Circuits Conference (CICC), to appear.

IDW2024

2024年12月4日~12月6日に札幌国際会議場で開催されたInternational Display Workshops (IDW) 2024において、佐藤が招待講演を行いました。(講演日は12月5日)。

  • T. Sato, K. Oshima, and Z. Qin, “Low voltage DNTT-based organic TFTs: layout structure, device characteristics, and its application to circuit design (invited),” in Proc. International Display Workshops (IDW), pp.172-175, Dec. 2024.

A-SSCC2024

2024年11月18日~11月21日に広島国際会議場で開催されたA-SSCC 2024において、佐藤がパネルディスカッション「AI-Driven IC Design: Opportunities and Challenges」にてパネリストの一人として参加しました。(パネルディスカッションは11月20日)。

博士課程を2024年9月に修了した Quan Cheng が以下の論文を発表しました(発表日は11月20日)。
Q. Cheng, L. Lin, M. Huang, Q. Li, Z. Yang, L. Dai, H. Yu, Y. Chen, Y. Shi, and M. Hashimoto, “A 13-34 TOPS/W Edge-AI Processor Featuring Booth-Value-Confined Accelerator, Near-Memory Computing, and Contiguity-Aware Mapping,” Technical Digest of Asian Solid-State Circuits Conference (A-SSCC), 2024.

ICCD 2024

2024年11月18-20日にイタリアのミラノで開催された International Conference on Computer Design (ICCD) にて、D2のZhangくんが研究成果の発表を行いました (発表日は18日)。

M. Zhang, Q. Cheng, H. Awano, L. Lin, and M. Hashimoto, “S3M: Static Semi-Segmented Multipliers for Energy-Efficient DNN Inference Accelerators,” Proceedings of IEEE International Conference on Computer Design (ICCD), 2024.

DATE 2025

以下の論文が DATE 2025 に採択されました。2025年3月にリヨンで成果を発表します。

Quan Cheng, Wang Liao, Ruilin Zhang, Hao Yu, Longyang Lin and Masanori Hashimoto, HachiFI: A Lightweight SoC Architecture-Independent Fault-Injection Framework for SEU Impact Evaluation, Proc. Design, Automation and Test in Europe Conference (DATE), to appear.

WACV2025採録決定

以下の論文が IEEE/CVF Winter Conference on Applications of Computer Vision (WACV) 2025 に採択されました。

  • S. Zhang, H. Awano, and T. Sato, “GaitCloud: Leveraging Spatial-temporal Information for LiDAR-base Gait Recognition with A True-3D Gait Representation,” in Proc. IEEE/CVF Winter Conference on Applications of Computer Vision (WACV), to appear.